精品课程网站建设wordpress下载最新版本

精品课程网站建设,wordpress下载最新版本,中国最大的手表网站,土巴兔网站开发技术如果 SerDes 这么厉害#xff0c;为什么不能用它把所有接口#xff08;内存、显卡、Chiplet#xff09;都统一了#xff1f; 答案是#xff1a;物理层#xff08;PHY#xff09;并没有你想象中那么“通用”。 虽然它们都可能用到 SerDes 技术#xff0c;但就像F1 赛车、…如果 SerDes 这么厉害为什么不能用它把所有接口内存、显卡、Chiplet都统一了答案是物理层PHY并没有你想象中那么“通用”。虽然它们都可能用到 SerDes 技术但就像F1 赛车、重型卡车和高铁都用“内燃机/电机 轮子”但你绝不能把卡车的引擎装到赛车上。以下从三个维度为你揭开“不通用”的真相1. 根本矛盾距离 vs. 功耗 (Reach vs. Power)这是阻碍统一的最大物理障碍。PCIe (长距离重载)任务要穿过封装、PCB、连接器跑 20~50 厘米损耗高达 36dB。代价必须用极其复杂的DSP、重型均衡 (FFE/DFE)。功耗非常高约 5~10 pJ/bit。就像长途货车马力大但油耗高。UCIe (超短距离轻载)任务只在芯片封装内部跑距离小于 2 毫米几乎没有损耗。设计为了省电它去掉了复杂的均衡电路甚至不需要时钟恢复 (CDR)直接传时钟。功耗极低约 0.5 pJ/bit。就像高尔夫球车轻便省电但上不了高速。结论如果你用 PCIe 的 PHY 去连 Chiplet功耗会爆炸浪费了 10 倍电如果你用 UCIe 的 PHY 去连显卡信号还没出芯片就死在路上了。2. 时钟架构随路 vs. 嵌入 (Clocking)DDR (并行总线)机制源同步 (Source Synchronous)。数据线旁边专门有一根 DQS (Data Strobe) 线用来告诉接收端什么时候采样。特点极度依赖线长匹配等长绕线抗干扰差但延迟极低。PCIe / Ethernet (串行 SerDes)机制嵌入式时钟 (Embedded Clock)。不传时钟线时钟信息藏在数据流里通过 CDR 恢复。特点不需等长抗干扰强但 CDR 电路会带来显著的延迟 (Latency)。不通用的痛点DDR 对延迟极其敏感CPU 等不起内存。如果把 DDR 换成 PCIe PHY每次读写都要经过编码、序列化、CDR 锁相增加几十纳秒延迟系统性能会直接崩盘。3. 为什么不能“多合一”(Multi-protocol PHY)其实业界一直在尝试做“多合一 PHY”但有局限性成功的融合PCIe CXL SATA这三者物理层非常像可以共用一个 SerDes PHY。Ethernet InfiniBand也是同源技术。失败的融合PCIe DDR完全不同的电路拓扑串行差分 vs 单端并行做在一起面积太大不划算。PCIe UCIe一个要驱动 50 欧姆长线一个驱动极短线输出驱动器Driver设计完全矛盾。总结虽然名字都叫 PHY有的也用了 SerDes 原理但它们是为不同“赛道”定制的PCIe/Ethernet长跑选手。不怕路远路烂只要能送到就行对延迟稍微宽容。UCIe短跑接力。在封装内极其省电地搬运数据不仅要快还要极度节能。DDR工厂流水线。就在 CPU 隔壁要求极低的延迟和极大的吞吐一点点延迟都不能忍。未来的趋势UCIe正在试图统一 Die-to-Die 的互连。CXL正在试图统一 CPU 到各种加速器/内存的互连复用 PCIe PHY。但物理规律决定了永远不会有一个能同时满足 1米传输、0.5pJ/bit 功耗、5ns 延迟的“万能 PHY”。